Intel подолала значну перешкоду, яка відкриє шлях до створення надвеликих чипів, що перевищують розмір 12 ретикул, завдяки вдосконаленим технологіям пакування.
Intel створює найсучасніші та найбільші чипи у США на своєму новому заводі в Ріо-Ранчо, Нью-Мексико, використовуючи інновації наступного покоління в пакуванні
Сучасні чипи вже не базуються на єдиному шматку кремнію. Натомість вони використовують набір кремнієвих кристалів (чіплетів), з’єднаних між собою за допомогою найновіших рішень для пакування. Термінологія, що використовується для таких проєктів, — це чіплети, які були створені для подолання вузьких місць масштабування та задоволення зростаючого попиту на обчислювальну потужність.
На заводах Intel у Ріо-Ранчо, штат Нью-Мексико, передові технології пакування розширюють «межі ретикули» — масштабуючи пакування до 8 разів від нинішнього галузевого стандарту, а до 2028 року — до понад 12 разів.
Ми перейшли від епохи одного великого чипа до системи чипів, схожої на «кремнієву мозаїку», де спеціалізовані блоки з’єднані в одному масивному пакуванні.
«У 1980-х роках цей завод був лідером у виробництві 6-дюймових пластин. Тепер, через понад 40 років, ситуація змінилася, і цей завод є лідером у Сполучених Штатах з передового пакування», — пояснює Кеті Прауті, менеджерка заводу передового пакування Fab 9 від Intel у Нью-Мексико.
Проте сучасні технології пакування також мають свої обмеження щодо кількості чіплетів, які можуть бути розміщені на одному пакуванні. Щоб подолати це, компанії-виробники напівпровідників працюють над низкою нових рішень, і Intel є піонером у цьому сегменті зі своїми власними передовими рішеннями для пакування, такими як EMIB і Foveros. Ці технології дозволяють створювати чипи, що забезпечують більшу обчислювальну потужність завдяки більшим, гнучким, масштабованим та економічно ефективним дизайнам.
Технології пакування Intel справді «передові»
Наразі Intel робить крок уперед у розробці того, що вона називає пакуваннями гіпервеликого форм-фактору (HLFF). Ці надвеликі пакунки чипів матимуть розмір 240 мм x 240 мм, досягаючи 24-кратного розміру ретикули, що перевищує все, що бачила галузь досі, окрім пакувань на рівні панелей.
Для досягнення цього команда дослідників та інженерів Intel розробила інноваційні матеріали та процеси, що забезпечують надійне інкапсулювання у таких великих масштабах. Деякі з ключових викликів у досягненні таких великих пакувань включають:
- Достатньо швидка передача даних. Всередині пакування мости EMIB-T з металевими шарами тоншими за 2 мікрометри (мкм) забезпечують швидкість 64 Гбіт/с на канал, необхідну для робочих навантажень зі штучним інтелектом для з’єднань від чипа до чипа та від чипа до пам’яті. Для комунікації за межами пакування дослідження оцінює ко-паковані мідні кабельні конектори та ко-паковану оптику як провідні підходи для досягнення прогнозованої наступної цільової швидкості за межами пакування в 448 Гбіт/с.
- Ефективна доставка живлення. Маршрутизація живлення від країв пакування стає все менш ефективною у масштабі HLFF. Дослідження пропонує вбудовувати кремнієві конденсатори в субстрат та безпосередньо під чипами, забезпечуючи до 1 міліфарада (мФ) локального зберігання енергії на площу чипа, що дорівнює повній ретикулі. Переміщення регуляторів напруги на пакування або всередину нього також дозволяє їм швидше реагувати на зміну потреб чипа в живленні.
- Побудова резервування для виходу продукції. Команда пропонує додавати резервні шляхи передачі даних поруч з активними. Додавання лише трьох-чотирьох резервних шляхів до кожної групи з 64 підвищує вихід продукції з приблизно 97% до понад 99%. У масштабі HLFF ця різниця є ключовою для економічно вигідного виробництва продукції.
- Збереження плоскості пакування. Команда дослідників змоделювала вільне викривлення до 7 мм при кімнатній температурі, що достатньо для порушення електричних з’єднань та теплового контакту. Запропоноване рішення поєднує товсті жорсткі кільця, субстрати зі скла з низьким коефіцієнтом розширення та процес нанесення паяльних кульок. Під час роботи тиск охолоджувального обладнання з силою понад приблизно 4500 ньютонів (Н) допомагає зберегти пакування майже плоским.
- Управління теплом на кіловаттному рівні. Очікується, що пакування HLFF працюватимуть загалом від 15 до 25 кіловат (кВт), з локалізованими гарячими точками, що потребують агресивного охолодження. Замість однієї великої холодної пластини, дослідження пропонує модульну, комірчасту архітектуру охолодження з незалежно керованими тепловими зонами та вбудованими датчиками, розроблену для охолодження понад 5 кВт на модуль.
Більшою проблемою було інкапсулювання — процес герметизації чипа захисним шаром, але зі зростанням розмірів чипа та пакування це стає складніше. Матеріал підкладки, який затікає та герметизує з’єднання між чипами та субстратом. Причина, чому цей процес складніший у більших масштабах, полягає в тому, що герметик повинен подолати більшу відстань.
Intel вирішує проблему інкапсулювання чипів для створення надвеликих «передових» пакувальних рішень
Наразі максимальна відстань, на яку може протікати підкладка, становить близько 43 мм з EMIB та 22 мм зі стандартними дизайнами пакувань. Але коли йдеться про масштаби ретикули в 5-10 разів більші, підкладка повинна подолати значно більші відстані. Ці відстані також додають більшого опору, ускладнюючи видалення повітряних кишень та порожнин.
Intel Foundry запропонувала рішення для цієї проблеми інкапсулювання через «три скоординовані важелі: матеріал, стратегія дозування та затвердіння».
Перший крок — використання оптимізованого матеріалу підкладки, який балансує між текучістю та надійністю. В’язкість знижується, щоб матеріал міг протікати на більшу відстань. Intel розробила прямий тест на протікання на репрезентативних пакувальних платформах для виявлення формул, які подовжують протікання без шкоди для механічної цілісності.
Другим кроком стала реорганізація стратегії дозування шляхом використання багатоточкового нанесення замість дозування по краях. Це покращує покриття та зменшує ефективну відстань протікання.
І, нарешті, процес затвердіння був налаштований для усунення дефектів, що виникають після дозування. Intel використовує оптимізовані умови затвердіння для колапсу порожнин, що, у свою чергу, призводить до пакувань з «безпорожнинним» дизайном.
Надвеликі чипи більше не концепція: Ріо-Ранчо готується до виробництва найсучасніших чипів у світі
Завдяки всьому цьому Intel змогла протестувати кілька пакувань, що відповідають її архітектурам чипів HLFF (Hyper-Large Form Factor). До них належить пакування на основі EMIB, що перевищує 5x ретикулу. Чип містив 18 кристалів, включаючи 12 вузлів HBM, і досяг безпорожнинного інкапсулювання при відстані протікання до 40 мм.
Intel також протестувала більше плиточне EMIB-пакування, що перевищує 7x ретикули, з безпорожнинними результатами. Використовуючи 3D-пакувальне рішення Foveros, безпорожнинне інкапсулювання було успішно досягнуто при масштабах 2x та 4x ретикули, а 2x пройшло «повне тестування на надійність».
Продовжуючи прискорювати свої рішення для передового пакування, Intel буде й надалі розширювати можливості інкапсулювання за межі 7-кратного розміру ретикули, з планами щодо масштабування до понад 12-кратного розміру ретикули в найближчому майбутньому, а пакування на рівні панелей виведуть це за межі 50-кратного розміру ретикули.
Intel та TSMC активно працюють у сегменті пакування на рівні панелей, а скляні субстрати заводу в Ріо-Ранчо є ключовим елементом для створення гіпервеликих чипів, що забезпечать безпрецедентне збільшення обчислювальної потужності, пропонуючи при цьому найвищу ефективність у масштабі.
Про автора: Хассан Муджтаба, інженер-програміст за освітою та ентузіаст ПК за покликанням, є старшим редактором розділу апаратного забезпечення Wccftech. Маючи багаторічний досвід у галузі, він спеціалізується на глибокому технічному аналізі процесорних архітектур та графічних процесорів наступного покоління, материнських плат і рішень для охолодження. Його робота включає не тільки висвітлення новин про майбутні технології, але й всебічні огляди та тестування.
Підписуйтесь на Wccftech у Google, щоб отримувати більше наших новин у стрічці.
Додаткове читання
Shanghai Aishengna: Таємнича компанія, що стоїть за останнім поштовхом Китаю до DUV літографії, повністю розкрита, тоді як Пекін робить ставку на скляні субстрати та прототип EUV
Рохаїл Салім
Intel 18A-P і 14A отримали повний пакет інструментів EDA від Cadence, посилюючи зусилля екосистеми, щоб кинути виклик лідерству TSMC у сфері ливарного виробництва
Хассан Муджтаба
Китайська CXMT робить ставку на індивідуальну DRAM для обходу санкцій США щодо HBM; Корейські постачальники, які грають безпечно, можуть втратити велику можливість
Омар Сохаїл
Важливість HBM та DRAM зменшується; Ось тихе оновлення, яке гіганти ШІ поспішають придбати перед наступною великою хвилею
Омар Сохаїл
За даними порталу: wccftech.com