Незважаючи на те, що американські експортні обмеження продовжують обмежувати Китай до старішої технології літографії DUV, азійський гігант використовує інноваційні методи, щоб отримати максимум від цих застарілих машин. Китайська академія наук, можливо, знайшла життєздатний шлях до продуктивності, еквівалентної 3 нм, — хоча й обмеженої реаліями Middle-End-Of-Line (MEOL) — розробивши нові транзистори GAA (gate-all-around).
Китайська академія наук (CAS) розробила нові транзистори GAA з коефіцієнтом увімкнення/вимкнення понад 500 000, що забезпечує продуктивність, еквівалентну 3 нм
Китайська академія наук щойно представила проривну архітектуру транзисторів, яка теоретично може забезпечити продуктивність, еквівалентну 3 нм, з використанням китайських літографічних машин DUV.
Для тих, хто може не знати, транзистори — це мікроскопічні електричні перемикачі, які швидко вмикають і вимикають електричний струм, імітуючи двійкові 1 і 0, що становлять основу обчислень. Типовий чіп містить мільярди таких транзисторів.
Старі транзистори FinFET зазвичай мають форму ребра, що виступає. Натомість транзистори GAA охоплюють певний електричний канал і забезпечують набагато кращий контроль над потоком електричного струму. Уявіть ці транзистори як стискання садового шланга всією рукою, а не двома пальцями.
CAS розробила транзистори GAA, які мають коефіцієнт увімкнення/вимкнення понад 500 000. Це означає, що кількість електричного струму, який проходить, коли перемикач увімкнено, у 500 000 разів більша, ніж коли він вимкнений, демонструючи чудовий електричний контроль і майже повністю усуваючи витік струму.
Більше того, CAS стверджує, що виготовила ці транзистори за допомогою машин DUV. Зазвичай світло, що випромінюється літографією DUV, недостатнє для друку електричних схем рівня 3 нм. Тим не менш, мультипатернування — де кроки травлення повторюються для досягнення поступово тонших схем — та іммерсійна DUV — яка використовує ультрачисту воду для збільшення роздільної здатності лазера — можуть бути використані для друку схем рівня 7 нм. Однак CAS тепер стверджує, що її нові транзистори відкривають шлях до продуктивності, еквівалентної 3 нм.
But once FEOL fin pitch can be relax by GAA, then even SMIC poly pitch is constrained by MEOL, the cell height can be shrink by reducing the M0 track number from 5 (N+3) to 4.
So G57H198 or G54H198 (density 137.8, N5 class) could be achieved:https://t.co/GyptbG09it https://t.co/wlDQEzOBr9
— aog T (@Taog_1575) September 17, 2026
У виробництві чіпів процес Front-End-Of-The-Line (FEOL) займається створенням транзисторів. Зважаючи на чудовий електричний контроль цих нових транзисторів GAA від CAS, можливо розслабити крок ребра (fin pitch) — тобто, розмістити транзистори трохи вільніше, зберігаючи таку ж продуктивність, як у щільнішої архітектури транзисторів FinFET.
Процес Middle-End-Of-Line (MEOL) займається металевими з’єднаннями, які зв’язують кожен транзистор з ширшою схемою, і вимагає дуже точного травлення канавок або отворів та їх заповнення металом. Процес Back-End-Of-The-Line (BEOL) займається усіма вищими шарами металевої проводки, які з’єднують усе на чіпі. Тут M0 — це найнижчий шар металу, і його найважче виготовити, особливо тому, що він найтонший і найближчий до транзисторів. Відповідно до напівексперта “aog T”, “MEOL контактні канавки/отвори та BEOL M0” є двома найскладнішими викликами для SMIC, особливо тому, що ці процеси не можуть отримати вигоди від покращень самого транзистора GAA. Більше того, навіть крок полікремнієвого затвора (poly pitch) — відстань між затворами — також визначається складністю MEOL.
Тим не менш, як тільки вдається розслабити крок ребра, SMIC може зменшити висоту логічного комірки, перейшовши від 5-трекової M0 до 4-трекової, відкриваючи логічні комірки “G57H198” або “G54H198” (щільність близько 137,8 MTr/мм²), що приблизно дорівнює щільності, запропонованій 5-нм вузлом TSMC. По суті, SMIC може упакувати речі трохи щільніше, використовуючи нові транзистори GAA та роблячи логічні комірки коротшими, навіть якщо їхні середні та ранні шари проводки все ще стикаються з труднощами, потенційно досягаючи продуктивності, еквівалентної 5 нм.
Звісно, Huawei та SMIC одночасно впроваджують інші архітектурні покращення. Як ми зазначали раніше сьогодні, Huawei щойно анонсувала свої чіпи наступного покоління Ascend 960, використовуючи LogicFolding для прискорення циклу запуску Ascend 960 з 3 кварталу 2027 року до 1 кварталу 2027 року. Для тих, хто може не знати, LogicFolding вертикально розміщує логічні схеми, збільшуючи обчислювальну щільність, навіть якщо окремі схеми можуть не упаковувати транзистори настільки щільно. Цей підхід також скорочує шляхи сигналів і використовує вертикальні міжз’єднання з дрібним кроком (до мікронного масштабу), щоб дозволити окремим активним кремнієвим рівням функціонально діяти як монолітний блок.
Оригінал статті: wccftech.com