Після гучної заяви Huawei цього тижня щодо їхньої технології масштабування Tau, за допомогою якої компанія прагне досягти щільності транзисторів, подібної до технологій виробництва 14 Ангстрем (14A) від провідних виробників чипів, таких як TSMC та Intel, аналітик напівпровідникової галузі доктор Ян Каттресс вважає, що ця заява порівнює непов’язані аспекти показників продуктивності чипа. Він детально обговорив це оголошення в подкасті TechTechPotato та додав, що дослідницька робота компанії, яка описує її технологію Tau scaling, здається, була написана за допомогою ШІ.
Технологія Tau Scaling від Huawei досліджувалася десятиліттями, стверджує експерт з чипів
Каттресс розпочав свій аналіз останньої заяви Huawei з обговорення закону Мура. Закон Мура у напівпровідниковій галузі стверджує, що кількість транзисторів у чипі подвоюється кожні два роки, тоді як вартість зменшується вдвічі. Експерт вважає, що оскільки американські санкції заборонили Huawei доступ до новітнього обладнання літографії екстремального ультрафіолету (EUV), компанія була змушена переосмислити параметри продуктивності чипів та ігнорувати закон Мура:
“Думка Huawei, оскільки вони більше не мають доступу до передових EUV та High NA EUV, оскільки вони не можуть користуватися послугами TSMC, Samsung або Intel через американські санкції, полягає в тому, що нам потрібно переосмислити наші цілі. І їхній аргумент полягає в тому, що ми переосмислимо це, ігноруючи закон Мура, тому що ми не можемо конкурувати з цим. . .але говорити про Tau scaling.”
Він додав, що згідно з Tau scaling, Huawei може стверджувати про покращення продуктивності шляхом вдосконалення всієї системи, чипа чи інших компонентів. Як наслідок, щільність більшої кількості транзисторів у чипі не має значення. На його думку, Huawei “намагається сказати, що закон Мура надто вузько спрямований. Але закон Мура був проксі. . .протягом десятиліть.”
Сучасні літографічні машини, такі як обладнання EUV, використання якого Huawei заборонено американськими санкціями, дозволяють виробникам чипів друкувати мініатюрні схеми на чипі. Ці схеми забезпечують зростання щільності транзисторів. Хоча Каттресс вважає, що Tau scaling – це не погана ідея, якби він консультував Huawei, він би попросив компанію “можливо, бути трохи скромнішою щодо цього, тому що ви не переосмислюєте погляд. Ви перефокусовуєте погляд.”
Концепція Tau Scaling від Huawei досліджувалася Intel та AMD роками, стверджує експерт з чипів
Далі Каттресс пояснив гібридне з’єднання (hybrid bonding) та концепцію стекування чипів (chip-on-chip). Показуючи слайд презентації від AMD від 2021 року, він зазначив, що тоді “концепція стекування чипів тільки починала ставати реальністю”. Він додав, що це вже “було в роботі десять років. EMIB, початкові ідеї та патенти на EMIB були, я думаю, ще у 2008 році.”
EMIB – це технологія Embedded Multi-die Interconnect Bridge від Intel, яка з’єднує кілька кристалів чипів пліч-о-пліч для зниження виробничих витрат. Згідно з Каттрессом, “ми говоримо тут про гібридне з’єднання”. Порівняно з традиційними технологіями, гібридне з’єднання усуває мікровузли (microbumps) з процесу, а перша комерційна реалізація гібридного з’єднання від TSMC та AMD мала крок (pitch) 9 мікрон. Крок, за словами Каттресса, – це “відстань між центром двох з’єднань становить 9 мікрон.”
Складність кроку зростає, оскільки глибші елементи чипа покладаються на гібридне з’єднання. Каттресс пояснив:
“Тепер, коли ви спускаєтеся вниз, вам потрібні все тонші та тонші та тонші кроки. Вам потрібні все менші та менші кроки мікронного розміру. І причина цього полягає в тому, що щоразу, коли ви проходите через ці з’єднання, ви стикаєтеся з опором і ємністю. І вам доводиться це долати. І спосіб подолати це – це все більше й більше з’єднань, що працюють на все нижчих і нижчих частотах.”
Як TSMC, так і Intel мають дорожні карти, які зменшують крок до чотирьох мікрон, а дослідження також вказують на потенціал десятків нанометрів для кроків. Однак Каттресс попередив, що “найбільша проблема між дослідженням та комерціалізацією – це впровадження у масове виробництво. Тому що ви можете зробити це один раз у лабораторії, добре, зробити це десять мільйонів разів на виробництві – це проблематично.”
Заява Huawei про щільність транзисторів для Tau Scaling вводить в оману, стверджує експерт
Іншим обмеженням у випадку гібридного з’єднання є енергія, необхідна під час виробництва. Каттресс зазначив, що він був на виставці, де нідерландський гігант з виробництва напівпровідникового обладнання ASML демонстрував свої рішення для гібридного з’єднання. Він пояснює, що “кількість енергії, необхідної для гібридного з’єднання на квадратний сантиметр, у десять разів більша, ніж для передових 2-нм транзисторів EUV.” За його словами, вища енергоємність означає, що не тільки виробництво повільніше, але й отримати високий відсоток справних виробів складніше.
Стекування логіки на логіку (logic-on-logic stacking) у виробництві напівпровідників означає, що чипи, відповідальні за обчислення програмного забезпечення, такі як CPU та GPU, розташовуються один над одним. Пов’язуючи своє попереднє пояснення гібридного з’єднання та розмірів кроку з оголошенням Huawei, Каттресс зауважив:
“Логічне стекування від Huawei – це 3D-стекування, в концептуальному сенсі, але замість того, щоб мати SRAM на логіці або логіку на SRAM. . .їхня стаття каже, що ми робимо логіку на логіці, і ми робимо це з кроком 2 мікрони. Що було б значним ринковим лідером.”
Потім експерт звернувся до заяви Huawei про досягнення щільності транзисторів за допомогою Tau scaling, еквівалентної останнім виробничим технологіям Intel та TSMC. Він пояснив, що коли ми говоримо про щільність, “ми говоримо про транзистори на одиницю площі, а не на одиницю об’єму, на одиницю площі. І це те, що ми називаємо щільністю. Це метрика, яка існує з моменту створення чипів, оскільки майже кожен чип, який ми робимо, є монолітним.”
Експерт з чипів виявив схожість з текстом, згенерованим ШІ, у статті Huawei про Tau Scaling
Каттресс додав, що якщо після стекування логіки на логіку ваша загальна 2D-площа стає двома шарами, тоді як плоскі розміри чипа залишаються незмінними. На його думку:
“Тож, якщо ви говорите про транзистори на міліметр, ви маєте на увазі план поверху чи використаний кремній? І думковий експеримент, який я запропонував у Twitter, полягав у тому, що якщо ви будуєте одноповерховий будинок, одноповерховий будинок з трьома спальнями, це означає, що у вас є три спальні на один будинок. Якщо ви тепер добудуєте другий поверх з ще трьома спальнями, чи збільшилася ваша щільність?”
Правильна відповідь, на його думку, – так у містобудуванні та ні у будівельній галузі. На його думку, те, що робить Huawei, – це “еквівалент містобудування, тоді як решта галузі дотримується будівельного методу.”
Нарешті, його увага переключилася на дослідницьку роботу Huawei щодо Tau scaling. Каттресс, прочитавши вступ, вважає, що стаття могла бути написана ШІ через такі ознаки, як “короткі, уривчасті речення”. Хоча він визнав, що ШІ міг зіграти роль у перекладі, експерт додав, що такі переклади також супроводжуються мовними помилками. Він також вважає, що у статті використовується багато слів, типових для програмного забезпечення ШІ.
Каттресс підсумував свої аргументи:
“Проблема, яка є у всієї цієї історії, полягає не в тому, що вона неправдоподібна. Так. Вся ця історія про логічне з’єднання, логічне розділення, завжди була в дорожніх картах. Той факт, що Tau scaling тепер просто охоплює все, а не тільки масштабування логіки, нічого не змінює. Великим проривом тут є заява Huawei про гібридне з’єднання менше 2 мікрон та логіку на логіці.”
Він додав: “Оскільки вони не мали доступу до логіки, вони вирішили витягнути одну з інших ниток набагато раніше, ніж усі інші. Вам все одно потрібно масштабувати це у виробничому сенсі.” “Це, ви сперечаєтеся про яблука та апельсини на цьому фронті,” – зазначив він.
Про автора: Раміш – досвідчений технічний письменник і редактор з більш ніж десятирічним досвідом. Він спеціалізується на виробництві напівпровідників та аналізі ринку. Маючи освіту у сфері фінансів та управління ланцюгами постачання (бакалавр фінансів та мікромагістерська програма з управління ланцюгами постачання від MIT), Раміш поєднує фінансову строгість з глибоким розумінням галузі, щоб надавати точні та авторитетні матеріали.
Слідкуйте за Wccftech на Google, щоб отримувати більше новин у своїх стрічках.
Подальше читання
Huawei планує запустити літографію чипів, еквівалентну 1.4-нм процесу TSMC, до 2031 року, демонструючи, що санкції США не стримають її прогресу
Omar Sohail
Huawei запроваджує технологію “LogicFolding Design” для своїх майбутніх чипсетів Kirin, що забезпечує різноманітні переваги, такі як збільшення щільності на 53%, тактової частоти на 12,7% та інше
Omar Sohail
Генеральний директор NVIDIA Дженсен Хуанг встановлює жорстку лінію щодо Китаю: жодних Blackwell, жодних Rubin, але американські компанії все ще повинні боротися на світових ринках
Hassan Mujtaba
Huawei є найбільшим переможцем на ринку ШІ в Китаї після виходу NVIDIA, частка ШІ досягне 60% цього року
Hassan Mujtaba
Чи варто купувати? (Порада ІТ-Блогу): Заява Huawei про Tau scaling, що передбачає досягнення еквівалентної щільності транзисторів 14A, викликає сумніви через методологію порівняння, яка змішує різні аспекти продуктивності. Хоча компанія може продемонструвати прогрес у стекуванні логіки на логіку з потенційно провідним у галузі кроком 2 мікрони, експерти зазначають, що це не є еквівалентом передової літографії з точки зору щільності транзисторів на одиницю площі. На додаток, існує підозра, що дослідження може бути частково згенероване ШІ. Масове впровадження подібних технологій залишається головним викликом, що робить співвідношення ціни та продуктивності наразі невизначеним, і варто зачекати на підтвердження реальних виробничих можливостей.
Оригінал статті: wccftech.com