Компанія Taiwan Semiconductor Manufacturing Company (TSMC) досягла 98% виходу продукції для деяких своїх пакувальних рішень CoWoS. Про це повідомив віцепрезидент TSMC з технологій та послуг розширеного пакування Хо Чун. За даними видання Economic Daily, він зазначив, що високий вихід продукції стосується кількох продуктів, пов’язаних зі штучним інтелектом, які пакуються за допомогою CoWoS, і використовує технологію, що спирається на ретикулярний розмір 5,5x.
TSMC планує розширити технологію CoWoS до ретикулярного розміру 14x до 2029 року, заявив представник компанії
Виробництво чипів для штучного інтелекту – це не лише літографія, хоча це може бути один із найскладніших етапів. Кінцевий продукт, що використовується в центрах обробки даних, складається з кількох обчислювальних чипів, з’єднаних із чипами пам’яті як частина фінального пакування. Це пакування зазвичай більше за окремий чип, і такі компанії, як TSMC, використовують числові позначення для опису розміру пакування.
Найновіша пакувальна технологія CoWoS від TSMC дозволяє створювати фінальне пакування, яке в 5,5 раза більше за окремий чип, виготовлений за допомогою літографії. Оскільки цей процес вимагає з’єднання кількох чипів, більша площа пакування порівняно з чипами також означає вищу ймовірність дефектів у кінцевому продукті. Деякі поширені дефекти включають повітряні бульбашки в підкладці та невідповідність штифтів.
Віцепрезидент TSMC з технологій та послуг розширеного пакування Хо Чун підтвердив, що його компанія досягла 98-99% виходу продукції для кількох продуктів зі штучним інтелектом, зібраних за процесом CoWoS 5,5x. Згідно з Economic Daily, TSMC планує продовжувати розширювати свої пакувальні можливості та планує розширити свою технологію до 14x до 2029 року.
Представник компанії також обговорив проблеми, з якими стикаються компанії при розширенні пакувальних можливостей до більш ніж утроєного розміру фотошаблону. Розмір фотошаблону визначає одиничний розмір окремого чипа, і, як пояснено вище, пакування передбачає з’єднання цих чипів.
За словами Хо, термостійкість та інші параметри чипів всередині пакування повинні відповідати автомобільним стандартам або перевищувати їх, коли розмір пакування перевищує 3x. Він додав, що компоненти всередині пакування чипа повинні бути підготовлені до задоволення механічних, теплових та інших вимог пакування на етапі розробки, щоб забезпечити безперебійну роботу після пакування.
Про автора: Раміш – досвідчений автор і редактор у сфері технологій із більш ніж десятирічним досвідом. Він спеціалізується на виробництві напівпровідників та аналізі ринку. Маючи досвід у сфері фінансів та управління ланцюгами постачання (через ступінь бакалавра з фінансів та мікроступінь з управління ланцюгами постачання від MIT), Раміш поєднує фінансову строгість із глибоким галузевим розумінням для надання точного та авторитетного висвітлення.
Пропозиція дня
Додаткове читання
TSMC може уникнути надлишку чипів Apple на 1 мільярд доларів, перенаправивши виробничі лінії на ШІ, стверджує тайванський аналітик
TSMC забезпечила основу для двох фабрик з виробництва 1,4 нм на своїй батьківщині після зміни позиції землевласників, які дізналися про альтернативні витрати
TSMC та дослідники досягли значного прориву в технології транзисторів чипів у рамках зусиль, спрямованих на розробку технологій менше 1 нанометра
TSMC, за повідомленнями, має на складі чипів Apple A20 Pro на суму 1 мільярд доларів; напівпровідниковий гігант не може перейти до наступного етапу до надходження достатнього постачання DRAM
За матеріалами: wccftech.com